Datasheet Microchip TN5335 — Datenblatt

HerstellerMicrochip
SerieTN5335

Dieser Enhancement-Mode-Transistor mit niedriger Schwelle (normalerweise ausgeschaltet) verwendet eine vertikale DMOS-Struktur und ein bewährtes Silizium-Gate-Herstellungsverfahren

Datenblätter

TN5335 Datasheet - N-Channel Enhancement-Mode Vertical DMOS FET
PDF, 669 Kb, Revision: 06-27-2014
Auszug aus dem Dokument

Preise

Status

TN5335K1-GTN5335N8-G
Lifecycle StatusProduction (Appropriate for new designs but newer alternatives may exist)Production (Appropriate for new designs but newer alternatives may exist)

Verpackung

TN5335K1-GTN5335N8-G
N12
PackageSOT-23SOT-89
Pins33

Parameter

Parameters / ModelsTN5335K1-GTN5335N8-G
BVdss min, V350350
CISSmax, pF110110
Operating Temperature Range, °C-55 to +150-55 to +150
Rds, on) max1515
Vgs(th) max, V2.02.0

Öko-Plan

TN5335K1-GTN5335N8-G
RoHSCompliantCompliant

Modellreihe

Serie: TN5335 (2)